EducaMadrid     La Suma de Todos

Formación en línea

Agenda

Junio 2018
L M X J V S D
28 29 30 31 1 2 3
4 5 6 7 8 9 10
11 12 13 14 15 16 17
18 19 20 21 22 23 24
25 26 27 28 29 30 1
AMPLIACIÓN DE PLAZO DE INSCRIPCIÓN: DISEÑO DE SISTEMAS DIGITALES EN VERILOG USANDO FPGAS LIBRES Imprimir Correo electrónico
Escrito por La Dirección del CTIF Madrid-Capital   
Miércoles 25 de Abril de 2018 09:17

Se amplia el plazo de inscripción del curso, "Diseño de sistemas digitales en Verilog usando FPGAs libres". Los asistentes aprenderán a diseñar sistemas digitales usando el lenguaje de descripción hardware Verilog y sintetizando los diseños en placas con FPGAs libres. El ponente, Juan González Gómez, es Doctor en Robótica por la Universidad Autónoma de Madrid, con Mención Europea y ganador del O'Reilly Open Source Award, 2017.

Fechas/Horario: 8, 10, 17, 22, 24 y 29 de mayo, de 16.30 a 20.00.

Finaliza el plazo de inscripción el domingo, 6 de mayo.

Más información y acceso a la página de inscripción AQUÍ.

 


Designed by:
SiteGround web hosting Joomla Templates
CTIF Madrid-Capital, D.G. de Innovación, Becas y Ayudas a la Educación. Consejería de Educación, Juventud y Deporte, Comunidad de Madrid